PN - JP 62179037 A 19870806 [JP62179037] * TI - MEMORY CARD

IN - SAKAMOTO HIROYUKI; MIYAZAKI KOICHI

PA - TOSHIBA CORP; TOSHIBA COMPUT ENG CORP

AP - JP01960986 19860131 [1986JP-0019609]

IC1 - G06F-012/14

IC2 - G11C-007/00

- AB PURPOSE: To obtain a memory card capable of protecting a data within a memory, and foreseeing the state of a write protection in the memory card by building in a write protection mechanism in the memory card, and enabling the state of a write protection switch to be read from a main body.
 - CONSTITUTION: A write protection switch 41 is possessed of a write permitting state and a write prohibiting state, and the output of the switch 41 is inputted to a write protection circuit as a write protection signal, the inverse of WP. To a decoder 42, signals AD(sub 0), and AD(sub 1) which select input/output ports within the memory card, and a card select signal CS which enables the memory card to operate have been inputted. A write signal WR is sent when a write to the input/output port within the memory card including a write port to a memory chip is performed, and a write signal, the inverse of WE, is outputted when it coincides with the CS, the AD(sub 0), the AD(sub 1), (the inverse of WP), and the WR. In this way, when the write protection switch 41 is in the write prohibiting state, the memory write signal, the inverse of WE, is not outputted, and the write to the memory can be prohibited by the write protection switch.
 - COPYRIGHT: (C)1987,JPO&Japio



⑩ 日本国特許庁(JP)

⑪特許出願公開

昭62 - 179037

⑩公開特許公報(A)

匈公開 昭和62年(1987)8月6日

@Int_CI.1 G 06 F 12/14 G 11 C

識別記号 3 1 0 3 1 5

庁内整理番号 7737-5B 6549-5B

審査請求 未請求 発明の数 1 (全7頁)

❷発明の名称 メモリカード

> 願 昭61-19609 0)特

願 昭61(1986)1月31日 ❷出

⑰発 明 者 坂 本 砂発 明

広

青梅市末広町2丁目9番地 株式会社東芝青梅工場内 青梅市末広町2丁目9番地 東芝コンピュータエンジニア

リング株式会社内

株式会社東芝 ⑪出 願 人

川崎市幸区堀川町72番地

東芝コンピユータエン ①出 願 人

青梅市末広町2丁目9番地

ジニアリング株式会社 弁理士 鈴江 武彦

外2名

1.発明の名称

メモリカード

2.特許請求の範囲

邳代 理 人

- データ処理装置に着脱自在で書込み可能 なメモリ来子を内蔵するメモリカードに知いて、 利用者が任意に前記メモリ素子への書込みを許 可または禁止状態に設定可能な書込み保護スイ ッチと、前記書込み保護スイッチが普込み禁止 状態にあるとき、 データ処理装置から前記メモ り煮子への書込み要求が発生しても前記メモリ **案子への書込みを禁止する書込み保護回路を内** 放することを特徴とするメモリカード。
- (2) 上記替込み保護スイッチが示す状態をア ータ処理装置から診照することにより普込み保 護の状態をあらかじめ知り得ることを特徴とす る特許請求の範囲第1項記載のメモリカード。

3. 発明の詳細な説明

(発明の技術分野)

本発明は、例えばワードプロセッサ等、OA

(オフィスオートメーション)根器の外部メモ りとして使用されるメモリカードに関する。 [発明の技術的背景とその問題点]

最近半導体の実装技術の高度化に伴ない、半 導体メモリ案子を内蔵するメモリカードが各種 根器に使用され始めてきた。代表的には、ワー プロをはじめとする小型OA根器のプログラム またはデータファイルとして数K~数10Kパ イトの容量をもつ RAM (ランダムアクセスメモ り)を内蔵したメモリカードを使用する例があ る。しかしながら現在存在するメモリカードに は、沓込み保護機構が内蔵されていないために、 **興ってアータを書き込み、すでにメモリ中に格** 納してあったアータを破壊する危険性があった。 (発明の目的)

本発明は上記事情に鑑みてなされたものであ り、メモリカードにお込み保護機構を内蔵させ ることで、メモリ内のデーメを保護し、且つ、 各込み保護スイッチの状態を本体から説み出せ るようにすることによって、メモリカードの世

込み保護の状態をあらかじめ知り得るメモリカ ードを提供することを目的とする。

〔発明の概要〕

本名明は、上記目的を実現するため、メモリカトにマニュアルによりかとなっていますが、というというというない。というないでは、カー保護状態を大きないでは、アータの理ならいのでは、アータの理ながらいます。というないが、ないのでは、アータの理ならかにも知ることが出来る。

[発明の契約例]

以下、図面を使用して本発明実施例につき詳 糊に説明する。

第1図は本発明の実施例であるメモリカード の外徴を示す図である。図において、1はメモ

第3図に、インタフェースゲートアレイ<u>11</u>の内部構成例を示す。インタフェースゲートアレイ<u>11</u>は、カウンタ101~103、パッファ111~122、デコーダ131・132、セレクタ141・142、そして制御回路151から成る。カウンタ101~103は本体からのメモリアクセスに対して、そのメモリアドレ

第2図は、メモリカードの内部構成例をプロック図として示したものである。インタフェースゲートアレイ<u>1</u>はアータ装理装置本体とメモリテップ12間に位置し、本体とメモリ間のアータ転送を制御するための制御回路が内蔵されている。メモリチップ12はスタティックランダムアクセスメモリ(SRAM)で、8K×8ピット構成の64KビットCMOSメモリで構成され

スが設定されるアドレスカウンタである。 RmAso ~ RmAso はカウンタの内容、ナなわちメ モリアドレスが示される。 ペッファ 1 1 1~ 117は、本体からの信号を受け、ペッファ 118~122は、メモリへ信号を送る際に使 われる。デコーメノコノは、アドレス信号ADo. AD1 からコントロール信号を作成し、デコーダ 132は、メモリアドレスからチップセレクト 信号 mCS ~ mCS 7 を作り出す。セレクタ141 は、アドレスカウンチ101~103の内容、 メモリの読出しテータのそれぞれを入力して得 いずれの信号を本体へ送るか選択する。またセ レクタエチはは、カウンタエロスと103の内 容のどちらをデコーメ132へ送るかを選択す る、制御回路151は各プロックをコントロー ルする各種信号を作成するロジック群である。 ととで、アータ処理装置本体とのインタフェ ース信号につき簡単に付す。まず、 DTo - DT7 (DATA)は、8ピットの双方向データ信号であ

る。本体はこの信号を介してメモリの説出し/

毎込み、および、アドレスカウンタ101~ 1 0 3 の読出し/贅込みを行なり。 ADo-AD: (ADDRESS)は、メモリカード内の入出力ポー トを選択するためのアドレス信号である。RD (READ)は、メモリカードから試出しを行なう 際に出力される信号である。WR (WRITE)は メモリカードに対して普込みを行なり際に出力 される信号である。 CS (CARD SELECT)は、メ モリカードに対する選択信号である。本体はメ モリカードをアクセスする場合、との信号を出 カしなければならない。CE(CARD ENABLE) は、メモリカードに対して動作を有効にする信 号である。との信号はメモリカード内の電源制 御回路IIから入力される。WP(WRITE PROTECT) は、各込み保護信号である。 この信 号はメモリカードに付属する書込み保護スイッ チョから供給される信号である。との信号が奪 込み保護状態を示しているときはメモリチップ 12 に対する動作は禁止される。この信号の状 您を本体から読み出すととができる。

JP。 ~ JP 1 (JUMPER ORTION) は、任意に設定できる3ピットのジャンパオプションである。このジャンパオプションは本体から飲み出すことができる。この信号はたとえば、同一システムで複数種類のメモリカードを使用する場合にその種類を識別するため等に使用される。SZ。 - SZ 1 (MEMORY SIZE) は、メモリチップの容量を設定するための信号である。64 KB (8 KB × 8)、256 KB (32 KB × 8)、1 MB (128 KB × 8)または2 MB (256 KB × 8)のメモリチップを接続することができ、この信号によってメモリチップの容量を指定する。

次にメモリとのインタフェース信号につき、 簡単に付す。 mDo - mDr (MEMORY DATA) は、 メモリに対する読出し/普込みデータが送られ る双方向データ信号である。 mAo - mAir (MEMORY ADDRESS) は、メモリに対するアドレ ス信号である。 2 5 6 KB のアドレス空間をもつ。 mCSo - mCSr (MEMORY CHIP SELECT) は、メモ リに対するチップセレクト信号である。 雄大メ

マットを示す。

以下本発明実施例の動作につき詳細に説明する。インタフェースゲートアレイ111には4つの入出力ポートが用意されている。との入出力ポートは、アドレス信号(ADo-1)で選択され、リード信号(RD)またはライト信号(WR)で読出しまたは普込み動作が行なわれる。入出カードセレクト信号(CS)およびカードエネーアル信号(CB)が共に"1"の場合のみ行なわれる。

次表に入出力ポートおよびその動作を示す。

	1000年		NOP (NO OPERATION)	~ 2	COUNTER 0-7	UNTER 0-7	UNTER 8-15	COUNTER 8-15	UNTER 16-19	COUNTER 16-19	TA	(8) READ MEMORY DATA	ILLEGAL	
〈敬〉				NOP (NO OPERATION)	(1) LOAD ADDRESS CO	(2) RERD ADDRESS COUNTER	(3) LOAD ADDRESS COUNTER	(4) READ ADDRESS CO	(5) LOAD ADDRESS COUNTER 16-19	(6) READ ADDRESS CC	(7) WRITE MEMORY DATA			
	6 中 6	W.R.	×	×	-	0	-	۰	1	0	-	0	-	1
		RD	×	×	0	τ	0	7	0	1	0		-	
		VDο	х	×	0	0	1	1	0	0	1	τ	×	
		AD,	×	×	0	0	٥	0	7	1	1	1	х	
٠	7	S	×	0	~	7	~	г	~	-	-	1	1	
		SS	٥	×		-	-	-	~	-	-	-	-	

ADR 16-19 はアドレスピット 16-19 とする。

(6) READ ADDRESS COUNTER 16-19

アドレスカウンタピット 18-19 の内容及び任意に設定できる 3 ピットのジャンペオプション および 登込み保護を行なり書込み保護スイッチの状態を読み出す。 飲み出す際のデータフォーマットを第7 図に示す。 図中、 ADR 16-19 は、アドレスピット 16-19、 JPe-2 はジャンペオプション 0 - 2、 WPはライトプロテクト(書込み保護スイッチの状態; 0 = 書込み可、 1 = 書込み不可)の状態を示すものとする。

(7) WRITE MEMORY DATA

あらかじめてドレスカウンタ101~103 で指定されているメモリアドレスに対してデータの書込みを行なり。書込みデータは DTo-7 (データ信号)より供給される。WP 信号 (WRITE PROTECT)が"0"の場合、メモリに対する替込みは禁止される。WR 信号(WRITE) の後級でアドレスカウンタ101~103の内 低し、1は"HIGH"、0は"LOW"、Xは DONT CAREとする。

以下、各入出力ポートの動作につき、以下に 列挙する。

(I) LOAD ADDRESS COUNTER 0-7

アドレスカウンタピット 0-7 にアクセスすべ きメモリアドレスを書き込む。電源投入直後の アドレスカウンタ 1 0 1 ~ 1 0 3 の内容は不定 である。

(2) READ ADDRESS COUNTER 0-7

アドレスカウンタピット 0-7 の内容を説出す。

(3) LOAD ADDRESS COUNTER 8-15

アドレスカウンタのピット 8-15 化アクセスすべきメモリアドレスを沓き込む。

(4) READ ADDRESS COUNTER 8-15

アドレスカウンタピット 8-15 の内容を説出す。

(5) LOAD ADDRESS COUNTER 16-19

アドレスカウンタのピット 16-19 にアクセス すべきメモリアドレスを書き込む。 巻き込む際 のデータフォーマットを第 6 図に示す。図中、

容がインクリメント(+1)される。

(8) READ MEMORY DATA

あらかじめアドレスカウンタ I 0 1 ~ 1 0 3 で指定されているメモリアドレスからデータの 読出しを行なう。読出しデータは DT₀₋₇ (デー タ信号) に出力される。R D 信号 (READ) の後 級でアドレスカウンタ I 0 1 ~ 1 0 3 の内容が インクリメント (+1)される。

特開昭62-179037 (5)

を行なり駅に送られる。メモリカード内のメモリなみ信号(WB)は下記の条件が消足されたときに出力される。

 $WE = CS \cdot AD_1 \cdot AD_0 \cdot \overline{WP} \cdot WR$

従って、智込み保護スイッチ 11 が督込み禁止 状態のときはメモリ智込み信号(WE)は出力 されず、アータ処理装置が誤ってメモリへの審 込み動作を行なっても皆込み保護スイッチによ ってメモリへの容込みを禁止するととができる。 第 5 図は以上の動作をタイミング図で示したも のである。

[発明の効果]

以上説明の様に本発明に従えば以下に列挙する効果を得ることができる。

- (1) メモリカード内に書込み保護機構をもつ ととにより、本体側に特別を手段を必要とせす 替込み保護を実現できる。
- (2) メモリカード利用者が任意に設定できる スイッテにより替込み保護状態(昔込み禁止)

ースゲートアレイ、12mメモリチップ、13 一電類制御国路、14mペックアップ用電池、 101~103mアドレスカウンタ、111, 122mペッファ、41,131,132mデ コーダ、43mナンドゲート、141,142 …セレクタ、151一制御回路。


出源人代理人 弁理士 鈴 扛 武 彦


または許可状態を選択できる。

(3) メモリカード上の背込み保護スイッチの 状態を本体から読み出すことにより容込み可能 かどうかをあらかじめ知ることができる。


4. 図面の簡単な説明

1 …メモリカード本体、 2 … コネクタ、 3 。 6 1 …普込み保護スイッチ、 <u>1 1</u> …インタフェ






第6図




第 7 図

特開昭62-179037 (6)





第 2 図



第 3 図

特開昭62-179037 (ア)





第 5 図